Метод зменшення числа термів при реалізації схеми суміщеного мікропрограмного автомата в базисі CPLD

А. А. Баркалов, Л. А. Титаренко, И. Я. Зеленева, С. С. Грушко

Анотація


Розглянуто задачу синтезу суміщеного мікропрограмного автомату (СМПА) в базисі CPLD. Під поняттям «суміщений» мається на увазі, що схема функціонує одночасно як автомат Мілі та як автомат Мура, що часто використовується в практиці проектування цифрових схем. Вибір базису CPLD пояснюється його широким застосуванням в наш час. Внутрішні макрокомірки (PAL, PLA) мікросхеми CPLD, на яких реалізована схема суміщеного автомата, мають жорсткі обмеження щодо числа термів. У зв’язку з цим, в роботі запропоновано метод зменшення числа термів, які потрібно реалізувати в схемі СМПА. Метод засновано на кодуванні класів псевдоеквівалентних станів автомата, що дозволяє ефективно скоротити апаратурні витрати в схемі за рахунок зменшення необхідного числа макрокомірок. Ефективність запропонованого методу показана на прикладі синтезу СМПА по граф-схемі алгоритму.


Ключові слова


суміщений мікропрограмний автомат; CPLD; макрокомірка; PAL; псевдоеквівалентні стани; граф-схема алгоритму.

Повний текст:

PDF (Русский)

Посилання


Baranov, S. (2008). Logic and System Desing of Digital Systems. Tallinn: TUT Press, 267.

Micheli, G. (1994). Synthesis and Optimization of Digital Circuits. New York: Mc Graw-Hill, 636.

Sklyarov, V., Skliarova, I., Barkalov, A., Titarenko, L. (2014). Synthesis and Optimization of FPGA-Based Systems. Springer International Publishing, 432. doi: 10.1007/978-3-319-04708-9

Sklyarova, I., Sklyarov, V., Sudnitson, A. (2012). Design of FPGA – based circuits using Hierarchical Finite State Machines. Tallinn: TUT Press, 240.

Solov'ev, V. V., Klimovich, A. (2008). Logicheskoe proektirovanie cifrovyh sistem na osnove programmiruemyh logicheskih integral'nyh shem. Moscow: Gorjachaja Linija–Telekom, 376.

Czerwinski, R., Kania, D. (2013). Finite State Machine Logic Synthesis for Complex Programmable Logic Devices. Springer Science & Business Media, 172.

Barkalov, A. A., Ty`tarenko, L. A., Zeleneva, I. Ya. (2015). Realizaciya sumishhenogo mikroprogramnogo avtomata v bazy`si FPGA. Naukovi praci Donecz`kogo nacional`nogo texnichnogo universy`tetu. Seriya: Informaty`ka, kibernety`ka ta obchy`slyuval`na texnika, 2, 84–88.

Barkalov, A. A., Ty`tarenko, L. A., Zeleneva, I. Ya., Grushko, S. S. (2015). Opty`mizaciya sxemy` sumishhenogo avtomata v bazy`si FPGA sposobom zaminy` vxidny`x zminny`x. Naukovy`j visny`k Chernivecz`kogo nacional`nogo universy`tetu imeni Yuriya Fed`kovy`cha. Seriya: Komp'yuterni sy`stemy` ta komponenty`, 6 (2), 49 – 54.

Barkalov, A. A., Zeleneva, I. Ja., Grushko, S. S., Mihajljutenko, D. A. (2016). Sposoby optimizacii shem sovmeshhennyh mikroprogrammnyh avtomatov v bazise FPGA. Sovremennye problemy i dostizhenija v oblasti radiotehniki, telekommunikacij i informacionnyh tehnologij, 281–282.

Barkalov, A., Titarenko, L., Chmielewski, S. (2007). Reduction in the Number of PAL Macrocells in the Circuit of a Moore FSM. International Journal of Applied Mathematics and Computer Science, 17 (4), 565–575. doi: 10.2478/v10006-007-0046-8

Accelerating the Smart and Connected World. Available at: www.altera.com

All programmable. Available at: www.xilinx.com

Villa, T., Sangiovanni-Vincentelli, A. (1990). NOVA: state assignment of finite state machines for optimal two-level logic implementation. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 9 (9), 905–924. doi: 10.1109/43.59068

Yang, S., Ciesielski, M. J. (1991). Optimum and suboptimum algorithms for input encoding and its relationship to logic minimization. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 10 (1), 4–12. doi: 10.1109/43.62787

Barkalov, A. A. (1998). Principy optimizacii logicheskoj shemy mikroprogrammnogo avtomata Mura. Kibernetika i sistemnyj analiz, 1, 65–72.

Yang, S. (1991). Logic Synthesis and optimization benchmarks user guide. Microelectronics Centre of North Carolina, 45.


Пристатейна бібліографія ГОСТ


Baranov, S. Logic and System Desing of Digital Systems [Text] / S. Baranov. – Tallinn: TUT Press, 2008. – 267 p.

Micheli, G. Synthesis and Optimization of Digital Circuits [Text] / G. Micheli. – New York: Mc Graw-Hill, 1994. – 636 p.

Sklyarov, V. Synthesis and Optimization of FPGA-Based Systems [Text] / V. Sklyarov, I. Sklyarova, A. Barkalov, L. Titarenko. – Springer International Publishing, 2014. – 432 p. doi: 10.1007/978-3-319-04708-9

Sklyarova, I.Design of FPGA – based circuits using Hierarchical Finite State Machines [Text] / I. Sklyarova, V. Sklyarov, A. Sudnitson. – Tallinn: TUT Press, 2012. – 240 p.

Соловьев, В. В. Логическое проектирование цифровых систем на основе программируемых логических интегральных схем [Текст] / В. В. Соловьев, А. Климович. – Москва: Горячая Линия–Телеком, 2008. – 376 с.

Czerwinski, R. Finite State Machine Logic Synthesis for Complex Programmable Logic Devices [Text] / R. Czerwinski D. Kania. – Springer Science & Business Media, 2013. – 172 p.

Баркалов, А. А.Реалізація суміщеного мікропрограмного автомата в базисі FPGA [Текст] / А. А. Баркалов Л. А. Титаренко І. Я.  Зеленева // Наукові праці Донецького національного технічного університету. Серія : Інформатика, кібернетика та обчислювальна техніка. – 2015. – № 2. – С. 84–88.

Баркалов, А. А. Оптимізація схеми суміщеного автомата в базисі FPGA способом заміни вхідних змінних [Текст] / А. А. Баркалов, Л. А. Титаренко, І. Я. Зеленева, С. С. Грушко // Науковий вісник Чернівецького національного університету імені Юрія Федьковича. Серія: Комп’ютерні системи та компоненти. – 2015. – № 6 (2). – С. 49 – 54.

Баркалов, А. А. Способы оптимизации схем совмещенных микропрограммных автоматов в базисе FPGA [Текст]: мат. межн. наук.-практ. конф. / А. А. Баркалов, И. Я. Зеленева, С. С. Грушко, Д. А. Михайлютенко // Современные проблемы и достижения в области радиотехники, телекоммуникаций и информационных технологий, 2016. – С. 281–282.

Barkalov, A. Reduction in the Number of PAL Macrocells in the Circuit of a Moore FSM [Text] / A. Barkalov, L. Titarenko, S.  Chmielewski // International Journal of Applied Mathematics and Computer Science. – 2007. – № 17 (4). – P. 565–575. doi: 10.2478/v10006-007-0046-8

Accelerating the Smart and Connected World [Electronic resource]. – Available at: www.altera.com

All programmable [Electronic resource]. – Available at: www.xilinx.com

Villa, T. NOVA: state assignment of finite state mashines for optimal two-level implementation [Text] / T. Villa, A. Sangiovanni-Vincentelli // IEEE Transactions on CAD of Integrated Circuits and Systems. – 1990. – № 9 (9). – P. 905–924. doi: 10.1109/43.59068

Yang, S. Optimum and suboptimum algorithms for input encoding and its relationships to logic minimization [Text] / S. Yang, M. J. Ciesielski // IEEE Transactions on CAD of Integrated Circuits and Systems. – 1991. – № 10 (1). – P. 4–12. doi: 10.1109/43.62787

Баркалов, А. А. Принципы оптимизации логической схемы микропрограммного автомата Мура [Текст] / А. А. Баркалов // Кибернетика и системный анализ. – 1998. – № 1. – С. 65–72.

Yang, S. Logic Synthesis and optimization benchmarks user guide [Text] / Yang S. – Microelectronics Centre of North Carolina, 1991. – 45 p.



Посилання

  • Поки немає зовнішніх посилань.




Copyright (c) 2017 А. А. Баркалов, Л. А. Титаренко, И. Я. Зеленева, С. С. Грушко

Creative Commons License
Ця робота ліцензована Creative Commons Attribution 4.0 International License.

ISSN 2411-2828 (Online), ISSN 2411-2798 (Print)